/* SPDX-License-Identifier: GPL-2.0+ */
// $Module: reg_G5_PINMUX_REG $
// $RegisterBank Version: v1.0.00 $
// $Author:  $
// $Date: Tue, 28 Feb 2023 09:47:32 AM $
//

//GEN REG ADDR/OFFSET/MASK
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X  0x0
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X  0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X  0x8
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X  0xc
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X  0x10
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X  0x14
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK  0x18
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10  0x1c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11  0x20
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12  0x24
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13  0x28
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14  0x2c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15  0x30
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16  0x34
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_PU_EN   0x0
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_PD_EN   0x0
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_PIN_SEL_EN   0x0
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_DRI_SEL   0x0
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_SCT_EN   0x0
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_OEX_EN   0x0
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PCIE0_L0_RESET_X_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_PU_EN   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_PD_EN   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_PIN_SEL_EN   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_DRI_SEL   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_SCT_EN   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_OEX_EN   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PCIE0_L0_WAKEUP_X_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_PU_EN   0x8
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_PD_EN   0x8
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_PIN_SEL_EN   0x8
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_DRI_SEL   0x8
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_SCT_EN   0x8
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_OEX_EN   0x8
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PCIE0_L0_CLKREQ_IN_X_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_PU_EN   0xc
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_PD_EN   0xc
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_PIN_SEL_EN   0xc
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_DRI_SEL   0xc
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_SCT_EN   0xc
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_OEX_EN   0xc
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PCIE1_L0_RESET_X_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_PU_EN   0x10
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_PD_EN   0x10
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_PIN_SEL_EN   0x10
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_DRI_SEL   0x10
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_SCT_EN   0x10
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_OEX_EN   0x10
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PCIE1_L0_WAKEUP_X_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_PU_EN   0x14
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_PD_EN   0x14
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_PIN_SEL_EN   0x14
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_DRI_SEL   0x14
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_SCT_EN   0x14
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_OEX_EN   0x14
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PCIE1_L0_CLKREQ_IN_X_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_PU_EN   0x18
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_PD_EN   0x18
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_PIN_SEL_EN   0x18
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_DRI_SEL   0x18
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_SCT_EN   0x18
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_OEX_EN   0x18
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PAD_VIVO_CLK_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_PU_EN   0x1c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_PD_EN   0x1c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_PIN_SEL_EN   0x1c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_DRI_SEL   0x1c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_SCT_EN   0x1c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_OEX_EN   0x1c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D10_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_PU_EN   0x20
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_PD_EN   0x20
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_PIN_SEL_EN   0x20
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_DRI_SEL   0x20
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_SCT_EN   0x20
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_OEX_EN   0x20
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D11_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_PU_EN   0x24
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_PD_EN   0x24
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_PIN_SEL_EN   0x24
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_DRI_SEL   0x24
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_SCT_EN   0x24
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_OEX_EN   0x24
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D12_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_PU_EN   0x28
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_PD_EN   0x28
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_PIN_SEL_EN   0x28
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_DRI_SEL   0x28
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_SCT_EN   0x28
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_OEX_EN   0x28
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D13_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_PU_EN   0x2c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_PD_EN   0x2c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_PIN_SEL_EN   0x2c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_DRI_SEL   0x2c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_SCT_EN   0x2c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_OEX_EN   0x2c
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D14_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_PU_EN   0x30
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_PD_EN   0x30
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_PIN_SEL_EN   0x30
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_DRI_SEL   0x30
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_SCT_EN   0x30
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_OEX_EN   0x30
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D15_OEX_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_PU_EN   0x34
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_PU_EN_OFFSET 2
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_PU_EN_MASK   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_PU_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_PD_EN   0x34
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_PD_EN_OFFSET 3
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_PD_EN_MASK   0x8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_PD_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_PIN_SEL_EN   0x34
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_PIN_SEL_EN_OFFSET 4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_PIN_SEL_EN_MASK   0xf0
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_PIN_SEL_EN_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_DRI_SEL   0x34
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_DRI_SEL_OFFSET 8
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_DRI_SEL_MASK   0xf00
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_DRI_SEL_BITS   0x4
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_SCT_EN   0x34
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_SCT_EN_OFFSET 12
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_SCT_EN_MASK   0x1000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_SCT_EN_BITS   0x1
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_OEX_EN   0x34
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_OEX_EN_OFFSET 13
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_OEX_EN_MASK   0x2000
#define  G5_PINMUX_REG_REG_PAD_VIVO0_D16_OEX_EN_BITS   0x1
